Verilog……进制转换电路设计基本要求：对输入的4位二进制数据，能够根据外部的拨码开关来选择十进制【西安电子科技大学吧】_百度贴吧

03月05日漏签0天

西安电子科技大学吧关注：263,733贴子：5,267,041

11回复贴，共1页

<返回西安电子科...吧

Verilog……进制转换电路

只看楼主收藏回复

Verilog……进制转换电路设计
基本要求：对输入的4位二进制数据，能够根据外部的拨码开关来选择十进制，八进制还是十六进制。
6.6收

送TA礼物

IP属地:江苏

来自Android客户端1楼2017-06-14 16:41回复

等我明年学了来回答

IP属地:陕西

来自Android客户端2楼2017-06-14 17:06

收起回复

6.6过了啊

IP属地:江苏

来自Android客户端3楼2017-06-14 17:35

收起回复

依稀记得数电书上有

来自Android客户端4楼2017-06-14 18:08

收起回复

这，会不会太简单了一点

IP属地:浙江

来自Android客户端5楼2017-06-14 22:50

收起回复

扫二维码下载贴吧客户端

下载贴吧APP
看高清直播、视频！

贴吧热议榜

11回复贴，共1页

<返回西安电子科...吧

发表回复

发贴请遵守贴吧协议及“七条底线”贴吧投诉

内容:

使用签名档查看全部

发表

保存至快速回贴