|贴子

2024-02-06
菜鸟求助一个Verilog编译错误verilog吧
module month(clk,rst,en,data1,data0,monthout,cout); input clk,rst; input en; out...
•